Cosimulação MATLAB (Simulink) + Modelsim/QuestaSim

Fonte: Wikiversidade
Saltar para a navegação Saltar para a pesquisa

Tutorial de como realizar co-simulação de módulos de Hardware (HDL) junto com o Simulink (MATLAB).

A seguir, o comando do Matlab para chamar o tutorial do toolbok HDL Verifier.

helpview(fullfile(docroot,'toolbox','hdlverifier','helptargets.map'),'EDACosimAssistTutorialSL')
  • Ter o código fonte dos módulos em VHDL
  • Abrir o MATLAB e utilizar o comando cosimWizard (Toolbox HDL Verifier)
cosimWizard
  • Na primeira interface, selecionar as opções, Simulink e Modelsim e definir o caminho da ferramenta QuestaSim ou ModelSim
Tela inicial do CosimWizard para configuração das ferramentas de simulação
  • Na próxima tela (após apertar em NEXT), insira todos os arquivos VHDL dos módulos em hardware.
Tela de adição dos arquivos VHDL
  • Após clicar novamente em NEXT, será gerado um script de compilação dos módulos em VHDL (utilizando o ModelSim/QuestaSim) que irá verificar a consistência dos arquivos.
Tela 3 - script de compilação do VHDL

Em seguida, na próxima tela, escolha (1) a entidade que representa o TOP LEVEL do módulo em Hardware e em seguida apague o parâmetro -novopt (2). Manter a comunicação com Sockets.

Configura TOP Level e Simulação
  • Em seguida, defina cada porta de entrada e saída do módulo top, se é clock, reset, entrada ou saída.
Seleciona portas
  • Finalmente, selecione o formato de dados das saídas (Inherit para herdar o tipo automaticamente, single e double para floating point, ou FixedPoint)
Seleciona o tipo das saídas
  • Na próxima tela, são definidos os tempos de clock e reset.
Seleção do tempo de Clock e Reset

Referências[editar | editar código-fonte]

http://www.mathworks.com/products/hdl-verifier/videos.html

https://www.mathworks.com/examples/hdl-verifier